国内自拍偷拍视频,午夜视频久久久,91av视频在线免费观看,韩国黄色精品,欧美日韩国产黄色片,国产美女久久久久,久久国产精品99久久久大便

工作職責
1. 負責LPDDR5/LPDDR5x/LPDDR4x PHY 數字部分設計開發, 包括性能、功耗、帶寬、延遲和面積分析;
2. 參與開發training流程和training算法;
3. 配合后端工程師完成時序分析及收斂;
4. 參與DDR子系統的集成和仿真支持;
5.協同驗證團隊制定測試計劃，支持FPGA原型驗證及硅后調試。編寫技術文檔（Design Spec、CDC報告等）。

任職資格
1. 研究生及以上學歷，微電子或相關專業；
2. 8年以上ASIC設計經驗，熟悉芯片設計流程；
3. 熟悉DDR相關協議；
4. 熟悉DDR子系統設計和驗證，熟悉Boot up和training流程；
5. 了解總線架構，能夠分析系統及DDR bandwidth；
6. 有DDR子系統的研發、回片調試和成功量產的經驗優先；
7. 有較強的問題分析及解決能力，團隊溝通及合作能力。